近年来，得益于信息技术的发展，高性能计算/人工智能（HPC/AI）产业增长迅速。当前信息技术需高速处理大数据，并借助人工智能及时提供服务。高性能计算系统的需求正不断增长，此类系统通常采用基于中介层的2.5D封装技术，集成在大型系统级芯片（SoC）上；这一方面是由于芯片尺寸需求，另一方面是为实现高性能而采用纳米级先进制程。然而，大型SoC芯片的尺寸要求带来了诸多技术挑战，例如制程良率低、大型芯片组装过程中易出现故障等。

芯粒解决方案被认为是同时降低成本和提高制程良率的最切实可行的方法之一。如图1所示，该方案将大型芯片（die）分割为多个小型芯粒（chiplet）；随后如图2所示，通过芯间接口（D2D）将这些芯粒连接，组成一个完整的芯片组。