长按加入知识星球，获取更多SIPI设计文章 

       受摩尔定律放缓以及人工智能（AI）、云计算和大数据分析应用中对高性能计算（HPC）强烈需求的推动，芯粒集成在半导体行业受到广泛关注。为满足HPC需求，异构集成技术将高速计算单元、高带宽高容量存储单元及高速输入/输出（I/O）单元集成于芯粒中。业界首先采用了2.5D硅 interposer 技术（如CoWoS），随后开发出有机RDL interposer 技术（即CoWoS-R）。有机RDL interposer 可实现低电阻电容（RC）寄生互连，具备良好的信号隔离性，且作为有效应力缓冲层，能保护C4凸点连接，并减少 interposer 置于基板上时的翘曲现象。